CLIPPEDIMAGE= JP402271635A

PAT-NO: JP402271635A

DOCUMENT-IDENTIFIER: JP 02271635 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: November 6, 1990

INVENTOR-INFORMATION:

NAME

MURAKAMI, HIROAKI

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP01094120

APPL-DATE: April 13, 1989

INT-CL (IPC): H01L021/321

US-CL-CURRENT: 438/614,438/FOR.343

ABSTRACT:

PURPOSE: To obtain a metal bump electrode which has a high adhesion strength, a low electrical resistance, and high reliability and to improved productivity by applying ion beam etching to Pt film only and eliminating Au film and Ti film by the wet method.

CONSTITUTION: A Ti film 14 as an adhesion layer, a Pt film 15 as a diffusion barrier layer, and an Au film 16 as a plating ground layer are formed on a passivation film 13 and an aluminum electrode pad 12 on an integrated circuit continuously in sequence by the sputter method and a photo resist film 17 is provided on the metal film 16 to form an opening part for forming a bump

electrode. Then, on a photo resist opening part, an Au bump 18 is formed and the photo resist film 17 is eliminated by peeling. Furthermore, the Au film 16 is eliminated by Au etching liquid with the Au bump 18 as a mask material, the Pt film 15 is eliminated by the ion beam etching method with the Au bump 18 as a mask material, the Ti film 14 is eliminated by a Ti etching liquid with the Pt film 15 as a mask material. Thus, a metal bump electrode with improved adhesion strength and a low electrical resistance can be obtained, thus improving productivity easily.

COPYRIGHT: (C) 1990, JPO&Japio

⑩ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平2-271635

⑤Int. CI. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月6日

H 01 L 21/321

6810-5F 6810-5F

H 01 L 21/92

F B

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 半導体装置の製造方法

②特 願 平1-94120

20出 願 平1(1989)4月13日

⑩発明者 村上 裕昭

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外

外1名

明 細 4

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

集積回路の電極パッド上および絶縁膜上に、金 パンプ電極を製造する方法において、

- (a) 集積回路全面に、密籍層としてのTi、相互拡散防止バリアとしてのPt、電解メッキ下地電極としてのAu、から成る金属薄膜層を順次連続で形成する工程。
- (b) 前記金属膜上に開口部をもつフォトレジスト膜を形成する工程。
- (c) 前記フォトレジスト膜をマスクとして Au メッキを行ないバンブ電極を形成し、フォトレジ ストを剥離除去する工程。
- (d) ウエットエッチングにより、Au薄膜の除去及びバンブ表面をわずかに除去する工程。
- (e) イオンビームエッチングにより、バンブ電

極をマスク材としてPt薄膜を除去する工程。

(1) ウエットエッチングにより、P t 薄膜をマスク材として T i 薄膜を除去する工程

から成ることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置の製造方法に関し、特に外部接続端子である電極用金パンプを有する半導体装置に関する。

[従来の技術]

従来、半導体装置の電極用全パンプの製造方法 に関しては数多くの提案がなされ、改良が加えられている。第2図は、従来の電極用金パンプ製造 工程の断面図である。

従来は第2図に示すように、集積回路全面にT i 膜24、Pt膜25から成る薄膜層を形成した 後、A & 電極パッド22上にフォトレジスト膜2 6を形成して、Pt膜25をウエットエッチング により除去をする。前記フォトレジスト膜 2 6 を 剥離除去した後、パターンニングされた P t 膜 2 5 上に開口部をもつフォトレジスト膜 2 7 を 形成 する。前記フォトレジスト膜 2 7 を マスクとして A u メッキによりパンプ電極 2 8 を 形成した後、 前記フォトレジスト膜 2 7 を剥離除去する。 最期 に前記 P t 2 5 を マスクとして T i 膜 2 4 を ウェ ットエッチングにより除去をしていた。このよう な従来の製造方法では以下に示す欠点があった。

まず、 P t 膜 2 5 をエッチングする時にフォトレジスト膜 2 6 を使用する為に、 A u メッキ時のフォト工程の他にフォト工程を必要とすることである。

また、 A u メッキにより形成されるバンプ電極2 8 は、 異種金属である P t膜2 5 に接着させねばならない為、接着強度が低く、半導体装置を実装した際の信頼性に欠けるという問題を生じていた。

その上、バンブ電極28の表面をエッチングする工程が無い為、メッキフォトレジスト膜27の

残渣の付着などで、半導体装置を実装した際に、 大きな電気抵抗を生じるという問題もあった。

[発明が解決しようとす課題]

本発明は、前記従来技術の欠点を解決しようとするものであり、接着強度が高く、低い電気抵抗の金パンプ電極であるばかりか、簡便で高い生産性をもつ工程で構成される半導体装置の製造方法を提供することにある。

[課題を解決するための手段]

集積回路の電極パッド上および絶縁膜上に、金 パンプ電極を製造する方法において、

- (a) 築積回路全面に、密着層としてのTi、相互拡散防止パリアとしてのPt、電解メッキ下地電極としてのAu、から成る金属薄膜層を類次連続で形成する工程。
- (b) 前記金属膜上に開口部をもつフォトレジスト膜を形成する工程。
- (c) 前記フォトレジスト膜をマスクとして A u メッキを行ないパンプ電極を形成し、フォトレジ ストを剥離除去する工程。

(d) ウエットエッチングにより、Au薄膜の除去及びパンプ表面をわずかに除去する工程。

(e) イオンビームエッチングにより、パンプ電極をマスク材としてP t 薄膜を除去する工程。

(f) ウエットエッチングにより、Pt薄膜をマスク材としてTi薄膜を除去する工程

から成ることを特徴とする半導体装置の製造方法。

〔実 施 例〕

以下に、本発明の実施例について、図面を参照 して説明する。

第1図(a)~(g)は本発明の実施例を説明するための工程順を示した断面図である。

第1図(b)に示すように、拡散、配線、絶縁 膜工程の終了した集積回路上のバッシベーション 膜13及びアルミ電極バッド12の上に密着層と して0.1μmのTi膜14と拡散バリア層とし て0.2μmのPt膜15と、メッキ下地層とし て0.1μmのAu腹16を順次連続的にスパッ ク法により形成する。 次に第1図(c)に示すように、前記金属膜上に、バンブ電極形成用の開口部を形成するようにフォトレジスト膜17をもうける。

次に第1図(d)に示すように、フォトレジスト開口部に電解金メッキにより15~30μm厚のAuバンプ18を形成し、前記フォトレジスト膜17を剥離液または酸器プラズマにより除去する。

次に第1図(e)に示すように、Auエッチング液により、前記Auバンブ18をマスク材として前記Au膜16を除去する。この時、Auバンブ18の表面も、O・1μm除去されるので、フォトレジスト残渣等の汚れを完全に除去することができる。

次に第1図(f)に示すように、イオンビーム エッチング法により、前記Auパンプ18をマス ク材として前記Pt膜15をエッチング除去する 。この時、Auパンプ18の上面つまり実装され る面は0.2~0.3μmエッチングされるの で、汚れは完全に除去される。

特開平2-271635 (3)

次に第1図(g)に示すように、Tiェッチング液により、前記工程でパターンニングされたP

t 膜 1 5 をマスク材としてTi 膜 1 4 を除去する。この時、前記工程のイオンビームエッチングにより再付着をする金属は、Ti膜 1 4 とともに完全に除去することができるので、集積回路上は清浄に保つことができる。

以上の工程により、金パンプ電極が集積回路上に形成される。形成された金パンプは前記説明のように、接着強度が高く、低い電気抵抗であるばかりか、スパック1回、フォト1回という簡便な工程で、高い生産性をもつ製造方法により形成されるものである。特に、エッチングに時間のかかるイオンピームエッチングはP t膜 1 5 にのみ適用し、Au膜 1 6、Ti膜 1 4 は湿式法により除去する為に、高い生産性を得ることができる。

【発明の効果】

以上説明したように本発明の製造方法により、 接着強度が高く、低い電気抵抗の高い信頼性をも つ金パンプ電極であるばかりか、簡便で高い生産 性をもつ工程で半導体装置を提供することができた。

4. 図面の簡単な説明

第1図(a)~(g)は、本発明の実施例による半導体装置の製造方法の工程順断面図。

第2図(a)~(g)は、従来技術による半導体装置の製造方法の工程順断面図。

11・・・集積回路基板

12・・・アルミ電極パッド

13・・・パッシベーション膜

14···Ti膜

15···P t 膜

16 · · · A u 膜

17・・・フォトレジスト膜

18···A·uバンブ

2 1 · · · 集積回路基板

22・・・アルミ電極パッド

23・・・パッシベーション膜

2 4 · · · T i 膜

25···P t 膜


26・・・フォトレジスト膜

27・・・フォトレジスト膜

28・・・Auパンプ


以上

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎(他1名)



第1 図

特開平2-271635 (4)



(e) 25 22 27 7 オトジスト版 24 23 21 25 22 24 23 21 21 28 25 24 22 23 21 21 第 2 图